#### THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Jyoei KAMOI, et al.

Filed

: Concurrently herewith

For

: SYSTEM FOR CONTROLLING AAL1....

Serial No.

: Concurrently herewith

January 12, 2001

Assistant Commissioner of Patents Washington, D.C. 20231

#### SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith are Japanese patent application No. 2000-040652 of February 18, 2000 whose priority has been claimed

in the present application.

Respect fully submitted

Samson Helfgott Reg. No. 23,072

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:FUJA 18.217 BHU:priority

Filed Via Express Mail Rec. No.: EL522394294US

On: January 12, 2001

By: Brendy Lynn Belony

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.

JC974 U.S. PTO 09/759176

## B

#### PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2000年 2月18日

Application Number:

特願2000-040652

Applicant (s):

富士通株式会社




# CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 9月 8日







#### 特2000-040652

【書類名】

特許願

【整理番号】

9902864

【提出日】

平成12年 2月18日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 12/00

H04L 12/56

【発明の名称】

AAL1セル帯域制御方式

【請求項の数】

11

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

鴨井 條益

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富土通

株式会社内

【氏名】

内田 佳宏

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

相原 直樹

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

中山 幹夫

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

安江 一仁

【発明者】

【住所又は居所】 宮城県仙台市青葉区一番町1丁目2番25号 富士通東

北ディジタル・テクノロジ株式会社内

【氏名】

熊谷 和彦

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100094662

【弁理士】

【氏名又は名称】 穂坂 和雄

【電話番号】

03-3807-1151

【選任した代理人】

【識別番号】 100087147

【弁理士】

【氏名又は名称】 長谷川 文廣

【選任した代理人】

【識別番号】 100087848

【弁理士】

【氏名又は名称】 小笠原 吉義

【手数料の表示】

【予納台帳番号】 012601

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707817

【プルーフの要否】

【書類名】 明細書

【発明の名称】 AAL1セル帯域制御方式

【特許請求の範囲】

【請求項1】 AAL1フォーマットのセルによって分割して転送された連続データ列を受信して組立てる際の帯域制御方式において,

受信セルを元にしたデータ組立部に、シーケンス番号フィールド(SN)のチェック部による正常性を確認した後にシーケンス番号(SC)が0~7の1サイクル分の8セルを格納して後段にセルを送出する8セルバッファを設け、

前記8セルバッファに8セルが格納された時に前記8セルバッファ内にPフォーマットセルの数が1セルとなるよう制御する制御部を設けたことを特徴とするAAL1セル帯域制御方式。

【請求項2】 請求項1において,

前記8セルバッファ内に格納されたセルの中にPフォーマットセルが含まれてないことを検出すると、無条件にシーケンスカウント=6のセルをPフォーマットセルとして設定することを特徴とするAAL1セル帯域制御方式。

【請求項3】 請求項1において,

前記8セルバッファ内に格納されたセルの中でPフォーマットセルが含まれてなく、ダミーセルまたはシーケンス番号フィールド(SN)が無効のセルの何れか一方または両方が複数個ある場合、前記複数のダミーセルまたはシーケンス番号フィールド(SN)が無効のセルの中の最もシーケンス番号(SC)の大きい偶数番号のセルをPフォーマットセルとして設定することを特徴とするAAL1セル帯域制御方式。

【請求項4】 請求項1において,

前記8セルバッファ内に格納されたセルの中でシーケンス番号(SC)が奇数のシーケンス番号フィールド(SN)のセルがPフォーマットセルの場合,無条件にそのセルをノンPフォーマットとして設定することを特徴とするAAL1セル帯域制御方式。

【請求項5】 請求項1において,

前記8セルバッファ内に格納されたセルの中で複数のPフォーマットセルがあ

る場合、その中で最もシーケンス番号(SC)の大きいセルの番号が偶数である セルを除いてノンPフォーマットセルとして設定することを特徴とするAAL1 セル帯域制御方式。

【請求項6】 AAL1の構造化データ転送フォーマットのセルによって分割して転送されたフレーム構造をもつ連続データ列を組立てる際のAAL1セル帯域制御方式において,

受信セルのシーケンス番号フィールドの正常性を確認した後にポインタフィールドに設定されたフレームの境界位置によりフレーム位相を合わせて自走させる内部フレームカウンタを設け、

前記内部フレームカウンタにより受信データのバイト数を監視し、フレームの 境界位置が内部フレームカウンタ周期よりも遅いことを検出すると、超過したデ ータを廃棄することを特徴とするAAL1セル帯域制御方式。

【請求項7】 請求項6において、

前記内部フレームカウンタによる受信データのバイト数の監視時に、フレームの境界位置が内部フレームカウンタ周期よりも早いことを検出すると、不足したデータをダミーデータにより補完することを特徴とするAAL1セル帯域制御方式。

【請求項8】 AAL1の構造化データ転送フォーマットのセルによって分割して転送されたフレーム構造をもつ連続データ列を組立てる際のAAL1セル帯域制御方式において、

受信セルのシーケンス番号フィールドの正常性を確認した後に送受信間のデータ速度を調整する帯域調整部を設け,

前記帯域調整部は、ポインタフィールドに設定された境界位置によりフレーム 位相を合わせて自走させる内部フレームカウンタを備え、CSIビットと、シー ケンス番号(SC)と、シーケンス番号フィールド(SN)が無効のセル識別フ ラグと、1サイクル中でシーケンス番号が0の時から現在受信したセルまでの間 に既にPフォーマットセルを受信したか否かの検出結果、及び前記内部フレーム カウントにより受信した偶数番号のセルと次の奇数番号のセルの間に境界位置が 有るか否かの識別結果に基づいて、P/ノンPのフォーマットの判定制御により 帯域調整を行うことを特徴とするAAL1セル帯域制御方式。

【請求項9】 請求項8において、

前記内部フレームカウンタを基準にフレーム数が93の時、その時の受信した 偶数番号のセルと次の奇数番号のセルのどちらかに境界があるものとして、Pフ オーマットとすることを特徴とするAAL1セル帯域制御方式。

【請求項10】 請求項8において、

前記シーケンス番号の1サイクル中にPフォーマットセルが受信されないと、シーケンス番号(SC)=6のセルを無条件にPフォーマットセルとすることを特徴とするAAL1セル帯域制御方式。

【請求項11】 AAL1フォーマットのセルによって分割して転送された 連続データ列を受信して組立てる際の帯域制御方式において,

受信セルを元にしたデータ組立部に、シーケンス番号フィールド(SN)のチェック部による正常性を確認した後に1サイクル分の個数のセルを格納して後段にセルを送出するセルバッファを設け、

前記セルバッファに前記個数のセルが格納された時に前記セルバッファ内にPフォーマットセルの数が1セルとなるよう制御する制御部を設けたことを特徴とするAAL1セル帯域制御方式。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はATM(Asynchronous Transfer Mode)におけるAAL1 (ATM Adapta tion Layer 1) セル帯域制御方式に関する。

[0002]

近年, BISDN (Broad-band Integrated Services Digital Network) を提供する技術としてATM(Asynchronous Transfer Mode)によるネットワークの利用が進められている。

[0003]

ATM方式では、ITU-T (国際電気通信連合-電気通信標準化部門) により標準化が行われており、その中のユーザ・網インタフェース (UNI) につい

てプロトコル(UNIプロトコル)が勧告されており、OSIに対応した各レイヤが規定されており、ATMレイヤではセルの多重及び交換を扱い、全てのアプリケーションに共通するセルの伝達能力を規定している。そして、すべての情報をセルの単位で転送するため、セルの転送にかかわるATMレイヤ以下では音声、データ、映像などのメディアサービスを意識した処理は行われないが、各サービスに要求されるサービス品質(遅延時間、誤り率など)は異なり、各サービスの原情報をセル化するに際してその品質条件の違いを吸収する機能を果たすため、ATMアダプテーションレイヤ(AAL)が設けられている。

#### [0004]

このAALは、その機能としてセルへの分割・組立を行う「セル分割・組立サブレイヤ(SAR: Segmentation And Reassembly Sublayer)」と、サービス品質要求条件に応じてセル遅延ゆらぎ保証や、送信側クロック周波数の受信側での回復、またはフレームの誤り制御やフロー制御を行う「コンバージェンス・サブレイヤ(CS: Convergence Sublayer)」とで構成される。AALには送受信端間のタイミング、ビット・レート、コネクションモードのパラメータによって複数のタイプが規定されており、その中で音声や既存専用線サービスのような固定速度(CBR: Constant Bit Rate)サービスを提供するAALサービス・クラスAのためのAALタイプ1(AAL1という)仕様(フォーマット)が規定されている。

#### [0005]

AAL1では、ATMヘッダ(5バイト)に付加されるSAR-PDU(SARプロトコルデータユニット)が規定され、SAR-PDUはSARヘッダ(1バイト)とSAR-PDUペイロード(47バイト)とで構成される。そのSARヘッダの先頭にCSI(CS Indication:・コンバージェンス・サブレイヤ表示)ビットが設けられており、このCSIビットを使用して、構造化データ転送(SDT(Structured Data Transfer)、例えば、64 Kbps×n(n≥2)のようなフレーム構造を持つデータ)方式で転送する場合に、フレームデータの境界(フレームの先頭位置)を表すポインタをSAR-PDUペイロードの先頭の1バイトに設定する。

[0006]

このようなフレーム構造を持つ連続データ列をAAL1(AALタイプ1のセル)のSDT方式でセル化して伝送する際にセルの廃棄・誤挿入あるいは、SARヘッダのビット誤りがあると、送受信間のデータ速度が不安定になるため、その改善が望まれている。

[0007]

【従来の技術】

図15はAAL1セル転送方式の説明図である。連続データ(例えば、音声や専用線データ)はAAL1のセル分割部(Cell Segmentation )でAAL1のフォーマットによるセルに分割され、ATMのネットワークを介して伝送され相手のネットワーク端に設けられたAAL1のデータ組立部(AAL1 Cell Reassembly)で各セルを組立てて、元の連続データに変換して受信側へ送られる。

[0008]

図16はAAL1のセルフォーマットを示し、A. とB. の2つのフォーマットがある。AAL1では、上記したようにATMへッダ(5バイト)に付加されるSAR-PDU(SARプロトコルデータユニット)が規定されており、その中の先頭にSARへッダ(1バイト)が設けられ、その先頭の1ビットはCSI(コンバージェンス・サブレイヤ表示)を表す領域であり、次の3ビットはSC(Sequence Count:シーケンスカウント)を表すためにセルの送出順に0~7の数字を3ビットでサイクリックに表示する領域であり、CSIとSCを合わせてSN(Sequence Number)フィールドと呼ばれる。続く4ビットはSNフィールドのエラーチェックを行うSNP(SN Protection)フィールドと呼ばれ、3ビットのCRC(Cyclic Redundancy Check:CRC-3と称される)とその後の1ビットで構成するCSI、SC及びCRCに対する偶数パリティ(Parity: Pで表す)とから成る。このSNPフィールドによりSARヘッダの誤り検出と1ビットの誤り訂正を実現する。

[0009]

SARヘッダの中のCSIビットは、このSARヘッダの後に構造化データの 境界位置を表示するオフセットフィールド (offset field: データの境界がペイ ロードデータ(転送データ)の先頭から何バイト目かを表す数値を設定するための領域であり、ポインタとも呼ばれる)が含まれているか否かを指示する。すなわち、図16のA. はCSIが"O"の場合であり、この場合はポインタが含まれてなくSARヘッダの後に47バイト分のペイロードデータが格納され、これをノンPフォーマット(non-P format)という。

[0010]

図16のB. はCSIが"1"の場合で、これは当該セルがオフセットフィールド(ポインタを含む8ビットのフィールド)を含むことを表し、これをPフォーマット(Pformat)という。PフォーマットではSARへッダの後に1バイト分のオフセットフィールドが付加され、1バイト中の先頭ビット(EPで表す)はオフセット(ポインタ)フィールドをチェックするための偶数パリティ(Even Parity)で、続く7ビットがオフセット(ポインタ)である。このオフセット(ポインタ)は転送するデータのフレーム(境界)までのバイト数(0~93までの数値で最大で当該セルに後続するセルのペイロードまでの何れかのバイト位置、すなわち境界位置を表す数)を表示する。このPフォーマットの場合にはペイロードデータは46バイトとなる。

[0011]

図17は構造化データを転送するためのセルの構成説明図である。

[0012]

図17のA. は構造化された連続した転送データを表し、1つのフレームがA. に示すような構成を備えている。これをATMセル化して転送すると、B. のように多数のセルのペイロードに分割して格納されて転送が行われる。図17のB. にはセルの1部として8個のセルだけ示し、上記図16で説明したSARへッダ内のSC(シーケンスカウント)が0~7と順番に発生して1サイクルを形成する。ここで、SCについての仕様を説明すると、SCが奇数の場合は必ずノンPフォーマット(ポインタを含まない)であり、CSI=0に設定される、SC0~7の1サイクル中のには必ず1つのPフォーマット(偶数SC)があり、この時CSI=1に設定され、そのセルにはオフセット情報が設定されてそのサイクルの他の偶数SCはノンPフォーマットである。また、1サイクル中に境界

が無い場合 (例えば、数キロバイト等の長いデータを転送する場合) は、SC=6をPフォーマットとし、そのオフセットフィールド (7ビット) をオール "1" (数値127) にセットして、サイクル中に境界が無いことを表示する。

[0013]

図17のB.の例では、SC=4のAAL1セルにオフセット情報が含まれ、 そのオフセットフィールドによりSC=5のAAL1セルのペイロード中にデータの境界(フレームの境界)位置が指定されていることを示している。

[0014]

このように送信側でSCをサイクリックに設定すると共に構造化データの境界の設定を行なうと、受信側ではSN番号の連続性をチェックしてATMセルの紛失と誤挿入をチェックし、データの境界を識別する制御を行なう。

[0015]

図18はAAL1のセル受信時の状態遷移図,図19は各状態遷移時の動作を 示す図である。

[0016]

AAL1セルの受信側では、上記図16で説明したSARヘッダ(1バイト)のチェックを行ない、3ビットのCRC-3の演算によるCSI領域とSC領域のエラーチェックと、CSI領域、SC領域及びCRC領域用のパリティビット(Pで表す)のチェックにより、エラーの検出及び1ビットのエラー訂正が可能である。

[0017]

図18のM1は受信側の通常のモードである訂正モードであり、このモードM1では、CRC-3の演算でエラーが検出されず(演算結果がOKの時)、パリティチェックの結果が良好(OK)であれば、図19の最上段の行に示すようにSNが有効の状態であり、図18のaに示すように動作(action)は無しで、判定がエラーのない正常セルとされ状態は変化しない。訂正モードM1の時、CRC-3演算結果が不良(NGで表す)で、パリティチェックの結果もNGの場合は、図19の2行目の状態に示すように、CSI、SC、CRCフィールド内の1ビットの誤り訂正を行ない、SNが有効なセルとするが、モードはM2で表す検

出モードに遷移し、この遷移動作は図18のcの線で示す。また、CRC-3がOKでパリティチェックの結果がNGである場合が図19の3行目に示され、この場合はパリティビットを訂正しSNが有効なセルとし、状態を検出モードM2へ遷移し、図18のcに遷移動作を示す。また、訂正モードM1でCRC-3がNGでパリティチェックがOKの場合が図19の4行目に示され、この場合は複数ビットエラーであるため、訂正不能でありSNが無効なセルとして検出モードM2へ遷移し、図18のbに遷移動作を示す。

[0018]

検出モードM2では、図19の6行目乃至8行目に示すようにCRC-3演算とパリティチェックの何れかがNGであればビットエラーの存在するセルとして 訂正を行わず、SNが無効のセルとし(図18のeで示す)、両方がOKであればSNが有効なセルとし、訂正モードM1に戻る(図18のdで示す)。

[0019]

上記したようにAAL1のセル転送方式では、各セルに0~7の番号がシーケンシャルに付与されており、受信したセルとその前に受信したセルのSCの連続性から、受信側で6セル以内のセル紛失や誤挿入に対しては、それぞれダミーセル(SAR-PDUへッダのCSI以外が"1"で、ペイロードがオール"1"のセル)の挿入や、誤挿入セルの廃棄により、送受信間のATMセルの個数を一致させて同期をとることができる。そのような動作を実現するためITU-Tの勧告Ⅰ、363、1としてロバストSNアルゴリズム(Robust SN algolithm)が推奨されており図20に示す。

[0020]

図20に示すアルゴリズムを図中の各状態からの遷移を表す数字1~17について説明すると次の通りである。

[0021]

(a) スタート(Start):初期状態は有効なSNを持つセルが到着するまで廃棄する。

[0022]

1.無効なSNを持つセルが到着した場合,一時蓄積セルは廃棄される。

[0023]

2.有効なSNを持つセルが到着した場合,一時蓄積セルは廃棄し,Out of Sync(同期外れ)の状態へ遷移する。

[0024]

(b)同期外れ(Out of Sync):この状態ではシーケンスカウントはまだ同期していない。1つ前のSCと連続したSCが来るのを待つ。

[0025]

3.連続したSCでない場合,一時蓄積セルは廃棄される。

[0026]

4.連続したSCが到着した場合,一時蓄積セルはRBUF(Reassembly Buffer: 受信バッファ)へ書き込まれ、Sync(同期)状態へ遷移する。

[0027]

5.無効なSNのセルが到着した場合,一時蓄積セルは廃棄され、Start 状態へ戻る。

[0028]

(c) 同期(Sync): この状態ではシーケンスカウントが同期している。

[0029]

6.SCが1つ前のものと連続している場合,一時蓄積セルはRBUFへ書き込まれる。

[0030]

7.SNが無効の場合、一時蓄積セルはRBUFへ書き込まれ、Invalid(無効) 状態へ遷移する。

[0031]

8.SCが1つ前のものと不連続の場合,一時蓄積セルはRBUFへ書き込まれ,シーケンス外れ(Out of Sequence) 状態へ遷移する。

[0032]

(d) 無効(Invalid):この状態では、システムは次のセルが到着すると、SNの無効な一時蓄積セルの判断を行う。

[0033]

9. 到着セルのSNが再び無効の場合、システムはスタート状態に遷移し、一時 蓄積セルは廃棄される。

[0034]

10. 到着セルのSNが有効でSCが最後に到着した有効なSNを持つセルと連続している場合、システムは同期状態に戻るが、一時蓄積セルは誤挿入と考えられ廃棄される。

[0035]

11. 到着セルのSNは有効だがSCが最後に到着した有効なSNを持つセルのSCより2つ進んでいる場合,無効なSNが存在したが,一時蓄積セルは連続であると仮定され,受け入れられ,同期状態に戻る。

[0036]

12. 到着セルのSNは有効だが上記以外の場合,一時蓄積セルを廃棄し,Out of Sync 状態に遷移する。

[0037]

(e) シーケンス外れ(Out of Sequence):この状態では、セル到着時に次の動作を行う。

[0038]

13. 到着のSNが無効の場合,一時蓄積セルを廃棄し,スタート状態へ遷移する。

[0039]

14. 到着のSNが有効でSCが一時蓄積セルより前に到着した最後のセルと連続している場合,一時蓄積セルは誤挿入と考え廃棄され,同期状態に戻る。

[0040]

15. 上記14. 以外で到着セルのSNが有効でSCが一時蓄積セルのSCと連続している場合、複数のセル損失があったと仮定し、損失セル数に等しい数のダミーセルを挿入した後、一時蓄積セルをRBUFへ書き込み、同期状態に戻る。

[0041]

16. 到着セルのSNが有効でSCが一時蓄積セルより前に到着した最後のセルのSCより2つ進んでいる場合,一時蓄積セルは連続であったと仮定し(すなわ

ち、SNエラー保護メカニズムが故障したと考え)、正しいSCに付け替えて一 時蓄積セルをRBUF(受信バッファ)へ書き込み、同期状態に戻る。

[0042]

17. 到着セルのSNは有効だが上記した以外の場合,一時蓄積セルを廃棄し, 同期外れ状態へ遷移する。

[0043]

図21は従来のエラーセルの訂正方法を示し、左側に示すセルが受信された時に、矢印で示す右側のように訂正が行われ、その原理は上記図20に示すロバストSCアルゴリズムが用いられる。

[0044]

図21の1)は、同じシーケンス番号(SC=3)のセルが2つ連続して受信された例で、この場合は2つ目のSC=3のセルが誤挿入されたものとしてこれを廃棄することでSCがシーケンシャルとなる。2)はSCが欠落している例で、これを訂正するためSC=4のダミーセルをSC=3の後に挿入している。なお、ダミーセルは無条件にノンPフォーマットである。図21の3)はSC=3に続いてSC=2が受信された例で、6個のセルが紛失しているものとして、これを訂正するためダミーセルを6個(SC=4~SC=1のセル)挿入している。4)はSC=3の後にSC=0、SC=5が受信された例であり、SC=0のセルにピット誤りが発生したものとして、SC=0のセルをSC=4に訂正した例である。

[0045]

【発明が解決しようとする課題】

上記した従来方式では、図20の状態11に示すように、1セルのみinvalid であった場合は、RBUF(受信バッファ)へ受け入れられる。また、CSIビットを含んだ複数ビットエラーである時や、元々Pフォーマットのセルをダミーセルで補完した場合には、例えば、46バイトのペイロードデータだったにも係わらず、47バイトデータとして組立てが行われる。そのため、データ長が元のデータと合わなくなり、送受信間のデータ速度の不一致や次の境界(フレーム)を示すセルが到着するまでフレーム内のデータにずれが生じてフレームフォーマット

構造が崩れるという問題があった。

[0046]

本発明はAAL1セルのCSIビットを含んだ複数ビットのエラーの発生時や 、ダミーセルの挿入時にも正しくノンP/Pフォーマットを判定して組立を行っ てフレーム内のデータにずれが生じることを防ぐことができるAAL1セル帯域 制御方式を提供することを目的とする。

[0047]

#### 【課題を解決するための手段】

図1は本発明の第1の原理構成,図2,図3は本発明の第1の原理構成による制御方法(その1),(その2)を示す。図4は本発明の第2の原理構成,図5の第2の原理構成による制御方法を示す。また,図6は本発明の第3の原理構成を示す。

[0048]

図1において、10~13はAAL1セルの受信側の要部のブロック構成を示し、10はSARヘッダのシーケンス番号(SN)チェック部、11はシーケンス番号(SC)の1サイクル分に相当する8セル分のセルを格納する8セルバッファ、12は8セルバッファに格納されたセルの、Pフォーマットを判定して帯域の制御を行う制御部、13は受信したセルのゆらぎを吸収するためにATMセルのヘッダ等を除いて蓄積する受信バッファ(Reassembly Buffer)、14は連続データの境界を検出して元のフレームを生成すると共に連続データの組立てを行うデータ組立部である。なお、8セルバッファ11は図1に示す位置に設ける代わりに受信バッファ13とデータ組立部14の間に設けるように変更することができ、その場合の動作も図1と同様である。

[0049]

図1の構成による組立ての制御方法を図2を参照しながら説明する。なお、図2、図3には(1)~(7)の各例について示し、図2中のaはシーケンス番号(SCで表す),bは受信CSI(Convergence Sublayer Indication),cは本発明によるフォーマット制御の結果を表す判定フォーマット、dはダミーセル(dumny cell)の分布を表し、e は無効セル(invalid cell)の分布を表す。

[0050]

AAL1によるATMセルが受信されてSARヘッダのシーケンス番号についてSNチェック部10でチェックして、正しいシーケンス番号(SC)が0~7の1サイクル分である8個のセルが順番に8セルバッファ11へ一時的に格納され、8個のセルが格納された時にその8セルバッファ11内のCSIビットを参照しPフォーマットセルの数が1サイクルに1個となるように調整する。この場合、制御部12は格納された8個のセルの内容を識別して図2、図3に示す各例に示すように調整を行う。

#### [0051]

最初に、図2の(1) の場合、aに示すように8セルバッファ11にSC=0~7の8個のセルが格納された時、bに示すように受信CSIが全て0であり、Pフォーマットセルが1つも無いことが識別される。この場合は、受信したCSI=1のPフォーマットセルが複数ビットエラーまたは中継路の途中でセル損失が発生してダミーセルの挿入が起こったものと解し、このままではフォーマットに違反するため、1サイクル中に境界を含まない場合(上記したデータ長が長い場合)に設定されるPフォーマット(SC=6にオフセット値=127をセット)が最も確率が高いので、図2の(1)のcに示すように無条件にSC=6のセルをPフォーマットセルとし、SC=6のセルのCSIを"1"にセットして、ペイロードの先頭バイト内にオフセット値=127を設定して、受信側でのフレームの再生を行うことで、送受信間の速度を合わせるようにした。

#### [0052]

次に図2の(2) の場合は、8セルバッファ11内の8個のセルにりに示すようにPフォーマットセルが1つも無く、cに示すようにダミーセルが複数個(この例ではSC=2、3、4の3個)含まれていた場合は、最もSCが大きいダミーセルをPフォーマットセルとして設定することで、送受信間の速度を合わせることができる。なお、この例でも1サイクル中に境界が示されていない時に設定されるPフォーマット(SC=6でオフセット値=127)である確率が最も高いが、逆にシーケンス番号の最も小さいセルをPフォーマットとしても、データ速度は変わりないので、それでも構わない。図2の(3) は、8セルバッファ11内

の8個のセルにりに示すようにPフォーマットセルが1つも無く, eに示すようにSNが無効のセル(複数ビットに誤りがあった時のセル)が複数個(この例ではSC=2と4の2個)含まれていた場合は,シーケンス番号の大きい無効セルをPフォーマットセルとして設定して,データ速度を合わせる。

#### [0053]

次に図3に示す(4) は、aに示すように8セルバッファ11にSC=0~7の8個のセルが格納された時、受信CSIが全て0((4)のb参照)で、ダミーセルと無効セルが含まれている場合であり(同d,e参照)、この場合にはダミーセルまたは無効セルの中で最もシーケンス番号の大きいセルをPフォーマットセルとして扱うことで送受信間のデータ速度を合わせる。図3の(5)は、8セルバッファ11内に格納されたセルの中にPフォーマットセルが複数(CSI=1がSC=4と5の2個のセル)含まれている場合であり、この場合にはPフォーマットセルのシーケンス番号が偶数番号のセルにしか設定されないので、奇数番号のセルは無条件にノンPフォーマットセルとして処理することで、送受信間の速度を合わせる。

#### [0054]

図3の(6) は8セルバッファ11内に格納されたセルの中に複数のPフォーマットセル(SC=2と4の2個のセルのCSIが1)が含まれている場合であり、この場合にはその中で最も大きい偶数のシーケンス番号以外をノンPフォーマットセルとして設定することで、送受信間の速度を合わせる。また、図3の(7)は8セルバッファ11内に格納されたセルの中に複数のPフォーマットがある場合、その中の無効セルをノンPフォーマットセルに設定することで、送受信間のデータ速度を合わせる。

#### [0055]

上記の図2,図3に示す(1)~(7)の各場合に示す方法の他に、これらを組合わせた事例についても同じ原理により処理することができる。また、本発明の原理により境界が示されているPフォーマットが含まれている時、間違ったセル位置をPフォーマット化してしまうことがあるが、フレームとデータの位相のずれは1サイクル内に納まるため、その影響を最小限に抑えることができる。

[0056]

図4は本発明の第2の原理構成、図5は本発明の第2の原理構成による制御方法を示す。図4において、10、13、14は上記図1と同様に、それぞれシーケンス番号(SN)チェック部、受信バッファ、データ組立部を表し、15は内部のフレームカウンタ150を含むフレーム調整部である。

[0057]

図4に示す第2の原理構成による作用を図5を用いて説明する。フレーム構造を持つ連続データ列をAAL1のSDT(Structured Data Transfer)フォーマットのセルを用いて伝送されている時、図4に示す組立部のSNチェック部10でSARへッダのシーケンス番号の正常性を確認した後、受信バッファ13においてセルの蓄積が行われる。この時、受信したセルのSARへッダのSNフィールド、SNPフィールドの後に続くポインタフィールドに設定された境界位置によりフレーム位相を合わせた内部のフレームカウンタ150を自走させ受信データのフレーム内バイト数を監視する。この時、予め受信側ではフレーム長を知っていて前回にきたフレームの境界を示す位置からフレーム長を監視しており、図5の(1)に示すように、内部のフレームカウンタ150の周期(カウンタが一周期回った位置)に対応する位置に次の境界を示す位置が来ないで、それより多くのバイトを受信した場合、データが誤挿入されたものとして超過したデータを廃棄して送受信間のデータ速度を調整する。

[0058]

また、図5の(2) に示すように、ポインタフィールドに設定された境界位置によりフレーム位相を合わせた内部のフレームカウンタ150を自走させ、受信データのフレーム内バイト数を監視し、内部のフレームカウンタ周期よりも少ないバイト数を受信した場合(セルが抜けて不足した場合)、不足したデータをダミーデータにより補完して送受信間のデータを調整する。この図5の(1)と(2)の制御を組み合わせて実施することが可能である。なお、フレームの途中でCSIビットが誤ると次のフレーム位置まで受信データがずれてしまうが、上記本発明の第1の原理構成と組み合わせることで対処することができる。

[0059]

図6は本発明の第3の原理構成であり、図中、10、13、14は上記図1の同じ符号の各部と同じであり10はSNチェック部、13は受信バッファ、14はデータ組立部を表し、16は帯域調整部である。この第3の原理構成が図1と異なる点は受信バッファ13とデータ組立部14の間に帯域調整部16を設けた点である。

[0060]

この第3の原理構成では、フレーム構造を持つ連続データ列をAAL1のSDTフォーマットのセルを用いて伝送されている時、図6のSNチェック部10でSARヘッダのシーケンス番号の正常性を確認した後、受信バッファ13においてセルの蓄積が行われる。この時、セルのSNチェック後に、CSIビットと、SC番号と、SNが無効のセル、ポインタフィールドに書かれた境界位置によりフレーム位相を合わせた内部のフレームカウンタと、SC=0から現在受信したセルまでの間に既にPフォーマットセルを挿入したかという条件を判定して、各条件の組合わせに対応してテーブル等を参照して検出して送受信間のデータ速度を調整する。

[0061]

#### 【発明の実施の形態】

図7,図8はSNチェック部の実施例の構成(その1),(その2)であり、本発明の第1乃至第3の各原理構成(上記図1,図4及び図6)の中のSNチェック部10の具体的な構成例である。

[0062]

図7はSNフィールドのチェックを行うための構成であり、図7中、10aは CRC演算部、10bはパリティ (Parity) 演算部、10cは訂正/検出モード 判定部、10dはSN訂正部である。

[0063]

図7では、AAL1セルを図示されない受信部において受信してSARヘッダ (1バイト)が検出されて、その中のSNフィールドを構成するCSI (1ビット)とSC (3ビット: SC2-0で表す)の4ビットと、SNPフィールドを構成するCRC (3ビット: CRC2-0で表す)とパリティ (1ビット)の4

ビットが各部に入力される。CRC演算部10aではCSIとSCとCRCについてCRC演算を行い,演算結果を訂正/検出モード判定部10cに出力し,パリティ演算部10bはCSI、SC2-0、CRC2-0、パリティビットを入力して偶数パリティのチェックを行って受信したパリティと比較して正,誤の演算結果を訂正/検出モード判定部10cに出力する。

#### [0064]

訂正/検出モード判定部10cは2つの演算結果を用いて、上記図18、図19に示すように訂正モードか検出モードの状態でチェックを行って誤り検出または誤り訂正を行うと共にモードの遷移を行い、訂正を行う場合は訂正制御の出力をSN訂正部10dに出力してSNフィールドを構成する4ビット(CSI+SC2-0)の中の1ビットの誤りを訂正する。訂正されたCSI(1ビット)とSC2-0(3ビット)は、次に説明する図8へ供給される。また、CRC演算部10aがNGで、パリティ演算部10bの両方がOKの場合のようにSNが無効と判定されると、無効を表す出力(invalidで表示)がSC2-0と共に発生し(図7では図示省略)、後述する図8へ供給される。

#### [0065]

図8はSNチェック部に含まれるロバスト(Robust)SNアルゴリズムによる同期制御の実施例の構成であり、そのアルゴリズムの内容は上記図20に示されている。図中、10eは一時蓄積セルバッファ、10fはセル廃棄部、10gは無効(invalidで表示)フラグ付与部、10hはセレクタ、10iはダミーセル生成部、10jは今回受信したSCを蓄積するSC一時蓄積部、10kはロバストSNアルゴリズム制御部、10mは以前に受信したセルのSC(前回の受信セルを受信バッファに書込まれており、そのセルのSC)を蓄積する前回SC蓄積部である。

#### [0066]

図8に示す構成では、上記図4の構成でCSI、SC2-0についてはチェックが行われて正しいことが確認されたか、または誤り(1ビット)訂正がされた内容を含むセルが入力され、一時蓄積セルバッファ10eに格納される一方、SC(シーケンスカウント)については、SC一時蓄積部10jに格納され、前回

SC蓄積部10mには前回受信したセルのSCが格納される。ロバストSNアルゴリズム制御部10kは今回のSCをSC一時蓄積部10jから入力され、前回のSCを前回SC蓄積部10mから入力されると上記図20について説明したアルゴリズムによりセルに対する制御を行なう。

[0067]

上記図4のSNチェックによりSNが無効である場合には、図8のセル廃棄部10fを駆動して一時蓄積セルバッファ10eのセルを廃棄する(上記図20についてのロバストSNアルゴリズムの1,2,3,5,10,11,…等)。また、上記ロバストSNアルゴリズム(図20)についての説明中の(d)の11.に示す場合のように、セルのSNは有効であるが、SCが最後に到着した有効なSNを持つセルのSCより2つ進んでいる場合、無効なSNが存在したが、一時蓄積セルが連続であるとして受け入れられるが、無効フラグ付与部10gが駆動されて無効(invalid)を表すフラグがセル(ヘッダ内の特定ビット)に付与される。この場合のフラグは、セル対応に別の信号線で無効フラグを表す信号を表すか、ヘッダ内の適宜のビットを用いて無効フラグを設定する。また、上記図20についてのロバストSNアルゴリズムの15.の場合のように、ダミーセルを挿入する必要がある場合は、ダミーセル生成部10iを駆動して必要な個数のダミーセルを生成する。

[0068]

なお、ダミーセルは、例えば、SAR-PDUへッダのCSI=0以外は"1"で、ペイロードにオール1を設定する。また、上記原理構成1(図1)のために、ダミーセルを表す識別フラグをヘッダに付与する。セレクタ10hは一時蓄積セルバッファ10eからのセル(正常なセル及び無効フラグが付与されたセルを含む)か、ダミーセル生成部10iからのダミーセルを選択して、出力は第1の原理構成の場合は8セルバッファへ供給され、第2または第3の原理構成の場合は受信バッファへ供給される。

[0069]

図9は8セルバッファの実施例の構成であり、本発明の第1の原理構成(上記図1)の8セルバッファ11の具体的な構成例である。

[0070]

図9において、11aは書込みと読出しを同時に行うことが可能なデュアルポート (Dual Port)RAM、11bは書込制御部、11cは読出制御部、11dはSCデコーダ、11eはSC (シーケンスカウント)の0から7までの各数値に対応してCSIのビット、無効のSNのフラグ、ダミーセルの識別フラグ等を格納することができるSC別レジスタ、11fはP/ノンPフォーマット判定部、11gはCSI書換部である。

[0071]

SNチェックを行う構成(図8)から出力されたATMセルが入力すると、デュアルポートRAM11aに順次格納され、同時にSCデコーダにより、当該AAL1セルのSARへッダのSC(シーケンスカウンタ)がSCデコーダ11dにおいて0~7の何れであるか復号され、その復号出力がSC別レジスタ11eに供給されると、そのSCに対応する1つのレジスタが駆動されて、そのレジスタに入力したセルのCSIや、もし存在していたら無効(invalid)またはダミー(dummy)を表すフラグが格納される。0~7の各SCに対応した各セルのCSI、無効のフラグ、ダミーのフラグの存否をP/ノンPフォーマット判定部11fで判定して、上記の図2、図3で説明した各状態についてそれぞれを判定し、判定出力に応じて、そのセルのCSIを書換えるCSI書換部11gが駆動されてPフォーマットの設定を行うことができる。また、Pフォーマットが8セル中に含まれていない場合に、SC=6のセルのオフセットフィールドに127を設定するが、その制御動作もP/ノンPフォーマット判定部11fの出力により書込制御部11bを駆動することで書込まれる。

[0072]

図10は受信バッファの実施例の構成であり、本発明の第1乃至第3の各原理構成(上記図1,図4及び図6)の中の受信バッファ(Reassembly Buffer)13の具体的な構成例である。図10中、13aはデュアルポートRAM、13bは書込制御部、13cは読出制御部、13dはセル蓄積量管理部である。

[0073]

デュアルポートRAM13aへは前段の8セルバッファ11(第1の原理構成

の場合)またはSNチェック部10(第2及び第3の原理構成の場合)からのセルが入力されると、セルのペイロード(SARヘッダを含む48バイト)だけがセル単位で書込制御部13bの制御により書込まれ、セル蓄積量管理部13dにも書込みを表す信号が供給される。デュアルポートRAM13aに書込まれたセルは後段のデータ組立部14(第1の原理構成)、フレーム調整部15(第2の原理構成)または帯域調整部16(第3の原理構成)からの読み出しを指示するバイト単位の信号の発生に応じて読出制御部13cが駆動されて、読出し信号が発生してデュアルポートRAM13aとセル蓄積量管理部13dに出力されて、読出しデータがバイト単位で後段に出力される。セル蓄積量管理部13dは書込信号と読出信号を受け取って、遅延揺らぎ吸収セル数までセルを蓄積した後読み出すよう読み出し制御を行う。

#### [0074]

図11はデータ組立部の実施例の構成であり、本発明の第1乃至第3の原理構成(図1,図4,図6)に設けられたデータ組立部14の具体的な構成例である

#### [0075]

図11において、14aはCSIチェック部、14bは無効チェック部、14cはポインタフィールドチェック部、14dはフレームカウンタロード条件判定部、14eは使用するフレーム周期の値をロードしてダウンカウントを行うフレームダウンカウンタ、14fはセルの中のポインタ値をロードしてダウンカウントを行う境界ダウンカウンタ、14gはペイロード抽出データ組立部である。

#### [0076]

図11に示すデータ組立部へは、前段の受信バッファ(図1の第1の原理構成)、フレーム調整部(図4の第2の原理構成)または帯域調整部(図6の第3の原理構成)から、セル毎にSARヘッダのCSIビット、無効(invalid )セルを表すフラグ、パリティを含むポインタが入力される。入力されたCSIに対しては、CSIチェック部14aで1か0かをチェックし、無効を表すフラグに対しては無効チェック部14bで無効か否かをチェックし、パリティを含むポインタに対してはポインタフィールドチェック部14cで0~93の値であり且つパ

リティがOKであるかチェックする。フレームカウンタロード条件判定部14dでは、前記のCSI=1、無効フラグが立っていないこと、及びポインタフィールドのチェック結果がOKであるという条件を検出すると、ロード制御信号を境界ダウンカウンタ14fへ入力し、その時のポインタ(0~93の値)をロード値として境界ダウンカウンタ14fへロードする。

#### [0077]

この後、境界ダウンカウンタ14fはバイト単位に発生する入力によりダウンカウントを行い、カウント値が0になると出力端子からロードパルス出力を発生して、フレームダウンカウンタ14eにロード制御信号を出力する。これによりフレームダウンカウンタ14eは予め決められたフレーム数をロードして、カウント入力(バイト単位)によりダウンカウントを行い、新たなロードパルスの入力がない限りフレーム周期で構造化データのフレームの開始位置を表示する。また、フレームダウンカウンタ14eは、カウント値が0になったことを表す出力が発生すると、境界ダウンカウンタ14fの出力とのオア回路を介して当該フレームダウンカウンタ14eのロード制御信号として入力する。

#### [0078]

図12はフレーム調整部の実施例の構成であり、本発明の第2の原理構成(上記図2)におけるフレーム調整部150の具体的構成例である。

#### [0079]

図12において、15a~15eは上記図11の14a~14eと同じ名称であり、15aはCSIチェック部、15bは無効(invalid )チェック部、15cはポインタフィールドチェック部、15dはフレームカウンタロード条件判定部、15eはフレームダウンカウンタである。15fはフレーム位置比較部、15gは超過データ廃棄部、15hはダミーデータ生成部、15iはセレクタ、15jは境界ダウンカウンタである。

#### [0080]

図12のフレーム調整部へは、前段のセル組立部(図4)から、セル毎にSA RへッダのCSIビット、無効(invalid )セルを表すフラグ、パリティを含む ポインタが入力され、上記図11と同様にCSIチェック部15a、無効チェッ ク部15b及びポインタフィールドチェック部15cによるチェックが行われ、フレームカウンタロード条件判定部15dの制御により、境界ダウンカウンタ15jへポインタのロードを行う。境界ダウンカウンタ15jとフレームダウンカウンタ15eは、上記図11の境界ダウンカウント14fとフレームダウンカウンタ14eの関係と同様な動作を行い、境界ダウンカウンタ15jが0になると、フレームダウンカウンタ15eにロード制御信号を発生し、予め決められたフレーム数がロードされる。フレームダウンカウンタ15eも自走してダウンカウントを行いカウント値0の発生によりフレーム周期で構造化データのフレーム出力(frameで表示)を発生し、その出力がロード制御信号として入力される。

#### [0081]

このフレーム調整部の構成では、フレームダウンカウンタ15eの出力端子から発生した信号(フレームカウント値またはダウンカウント値の0出力)はフレーム位置比較部15fに供給され、他方の入力である境界ダウンカウンタ15jのロードパルスの信号出力と比較される。この比較は発生するタイミングを比較(または、ポインタ値とフレームカウント値の比較)するもので、上記図5に示すようにフレームダウンカウンタ15eからの0出力の発生(境界位置の発生)のタイミングに対して境界ダウンカウンタ15jのロード制御信号の発生タイミングを比較する。

#### [0082]

フレーム位置比較部15 f は,フレームダウンカウンタ15 e の自走周期によりフレームパルス信号が出力した時に境界ダウンカウンタ15 j のロードパルス出力が発生していなかったらロードパルス出力信号が出力されるまでのデータを超過分とし,超過データ廃棄部15 g を駆動して,受信バッファ(RBUF)から読出したデータの中から超過したデータを廃棄させる。この場合の内部フレームと受信データのタイミング関係は,上記図5の(1) に示されている。

#### [0083]

上記のフレーム位置比較部15fにより,フレームダウンカウンタ15eのフレームパルス信号が出力される前に境界ダウンカウンタ15jのロードパルス信号が出力した場合,フレームダウンカウンタ15eのフレームパルス信号が出力

されるまでのデータを不足分とし、不足したデータを補完するようダミーデータ 生成部15hを駆動して、不足した個数のバイトに相当するダミーセルを生成さ せる。この場合の内部フレームと受信データのタイミング関係は、上記図5の(2) に示されている。

[0084]

セレクタ15iは読出しデータ(超過データ廃棄部15gを通ったデータまたはダミーデータ生成部15hの出力の一方を選択するよう切替えられ、後段のデータ組立部(図4の14)に出力される。

[0085]

図13は帯域調整部の実施例の構成であり、本発明の第3の原理構成(上記図6)における帯域調整部16の具体的構成例である。また図14はこの帯域調整部に設けられるテーブルの構成例を示し、具体的にはこのテーブルは図13のP/ノンPフォーマット判定部に設けられる。

[0086]

図13において、16aはSCデコーダ、16bは境界位置判定部、16cはPフォーマット挿入済フラグ格納部、16dはP/ノンPフォーマット判定部、16eはCSI書換部である。

[0087]

図13に示す帯域調整部には、前段の受信バッファ13(図6)からSC2-0(シーケンスカウンタの3ビット)、CSI(CS表示用の1ビット)、無効のSNをもつセルであるか否かを表す無効(invalid)フラグ、フレームダウンカウンタ(前段の受信バッファ13(図7)には含まれてなく、この帯域調整部内の図示省略されたカウンタ)の出力が供給され、SC2-0の3ビットはSCデコーダ16aでデコードされて、結果はP/ノンPフォーマット判定部16dの入力端子①へ入力され、CSIは入力端子②へ供給され、無効フラグは入力端子③へ入力される。更に、フレームダウンカウンタの値は境界位置判定部16bにおいて、フレームの境界が当該受信偶数番号のセルと次の奇数番号のセルの間に有る(ポインタがフレーム数"93"以下)か、判定をし、有る場合は"1"を出力し、無い場合は"0"を出力する。Pフォーマット挿入済フラグ格納部16

cはP/ノンPフォーマット判定部16dにより設定されると共に判定において 参照され、SCデコーダ16aからSC=7の出力が発生するとPフォーマット 挿入済フラグ格納部16cはクリアされる。

#### [0088]

P/ノンPフォーマット判定部16dの判定動作を図14を用いて説明すると、図14において各列の意味は、「SC」は図13の入力端子①の入力でありシーケンスカウンタの値(0~7の何れかの値)をとり、「CSI」は図13の入力端子②の入力であるCS表示ビット、「invalid」は図13の入力端子③の入力である無効フラグを表し、これが0ならvalid セル、1ならinvalid セルである。次の「P/ノンPフォーマット判定部」は図13の入力端子④の入力としてフレームの境界位置の判定結果を表し、これが0なら受信セルと次のセルの間に境界が無いことを表し、1なら受信セルと次のセルの間に境界が有ることを表す

#### [0089]

更に「Pフォーマット挿入」の列は図13のPフォーマット挿入済フラグ格納部16cの状態を表し、0ならSC=0から現在の受信セルの間にPフォーマットが無いことを表し、1ならSC=0から現在の受信セルの間にPフォーマットが有ることを表す。「判定処理」がP/ノンPフォーマット判定部16dの判定結果であり、その出力は出力端子⑤からCSI書換部16eへ供給され、前段の受信バッファからの読出データのCSIが判定結果により書換えられてフレームデータとして出力される。

#### [0090]

図14の判定内容を概説すると、受信したSCが0、2、4の時、そのセルが CSI=1で無効(invalid) セルでない場合、そのセルをPフォーマットとする。この場合は境界が示された正常なPフォーマットセルを受信したと判断する。また受信したSCが0、2、4の時、フレームダウンカウンタが受信した偶数のセルと次の奇数のセルの間に境界があることを示す場合、そのセルを無条件にPフォーマットとする。この場合は、フレームダウンカウンタにより受信したセルは境界が示されているPフォーマットであると判断する。更に、SCが上記と同

様に0,2,4の時,フレームダウンカウンタが受信した偶数セルと次の奇数セルの間に境界を示さない場合,そのセルをノンPフォーマットと判断する。

#### [0091]

受信したセルがSC=奇数の時、無条件にそのセルをノンPフォーマットとする。この場合は、奇数セルがPフォーマットになるはずがないので、必ずノンPフォーマットと判断する。受信したセルがSC=6の時、SC=0から現在受信したセルまでの間にまだPフォーマットセルを受信していない場合、そのセルを無条件にPフォーマットとする。この場合は、1サイクルに必ず1つのPフォーマットがあるはずなので、強制的にPフォーマットと判断する。

#### [0092]

また,受信したセルがSC=0,2,4の時,SC=0から現在受信したセルまでの間に既にPフォーマットセルを受信しており,そのセルがCSI=1で無効(invalid) セルでない場合,そのセルをPフォーマットとする。

#### [0093]

受信したセルがSC=0,2,4の時,SC=0から現在受信したセルまでの間に既にPフォーマットセルを受信しており,フレームダウンカウンタが受信した偶数セルと次の奇数セルの間に境界を示す場合,そのセルをPフォーマットとする。受信したセルがSC=0,2,4の時,SC=0から現在受信したセルまでの間にPフォーマットセルを受信してなく,フレームダウンカウンタが受信した偶数セルと次の奇数セルの間に境界を示さない場合,そのセルをノンPフォーマットとする。

#### [0094]

上記に説明した図13の実施例の構成では8セル以上のセル紛失や重複に対しての補完は不完全なので、本発明の実施例2と組み合わせて実施することも有効である。

#### [0095]

上記図7万至図13に示す各部の実施例の構成は、本発明の第1万至第3の原理構成を実施するために使用するが、これらの各原理構成を組合わせて実施することも可能である。

#### [0096]

#### 【発明の効果】

本発明によれば、CSIビットを含んだ複数ビットエラー時やダミーセルの挿入時にPフォーマットセルを含んでいた場合に、正しくPフォーマットやノンPフォーマットを判定することができるため、セルの組立のためにデータ長が合わなくなったり、送受信間のデータ速度の不一致や次の境界(フレーム)を示すセルが到着するまでフレーム内のデータにずれが生じてフレームフォーマット構造が崩れてしまうという問題を解決することができる。

#### 【図面の簡単な説明】

【図1】

本発明の第1の原理構成を示す図である。

【図2】

本発明の第1の原理構成による制御方法(その1)を示す図である。

【図3】

本発明の第1の原理構成による制御方法(その2)を示す図である。

【図4】

本発明の第2の原理構成を示す図である。

【図5】

本発明の第2の原理構成による制御方法を示す図である。

【図6】

本発明の第3の原理構成を示す図である。

【図7】

SNチェック部の実施例の構成(その1)を示す図である。

【図8】

SNチェック部の実施例の構成(その2)を示す図である。

【図9】

8 セルバッファの実施例の構成を示す図である。

【図10】

受信バッファの実施例の構成を示す図である。

#### 【図11】

データ組立部の実施例の構成を示す図である。

【図12】

フレーム調整部の実施例の構成を示す図である。

【図13】

帯域調整部の実施例の構成を示す図である。

【図14】

帯域調整部に設けられるテーブルの構成例を示す図である。

【図15】

AAL1セル転送方式の説明図である。

【図16】

AAL1のセルフォーマットを示す図である。

【図17】

構造化データを転送するためのセルの構成説明図である。

【図18】

AAL1のセル受信時の状態遷移図である。

【図19】

各状態遷移時の動作を示す図である。

【図20】

ロバストSNアルゴリズムを示す図である。

【図21】

従来のエラーセルの訂正方法を示す図である。

【符号の説明】


- 10 SARヘッダのシーケンス番号(SN)チェック部
- 11 8セルバッファ
- 12 制御部
- 13 受信バッファ (Reassembly Buffer)
- 14 データ組立部

【書類名】

図面

【図1】

### 本発明の第1の原理構成



1

【図2】

## 本発明の第1の原理構成による制御方法(その1)

a b	SC 受信CSI	0	1 0	2 0	3 0	4 0	5 0	6 0	7 0	
С	判定format	N	N	. <b>N</b>	N	N	N	Р	N	
		(1)	)8ce l	l Bu	ıffer	の制	御方	定式		
a D	SC 受信CSI	0	1	2	3	4	5 0	6 0	7 0	
d	dummy cell	0	0	1	1	1	0	0	0	
С	判定format	N	N	N	N	Р	N	N	N	
		(2)	8cel	i Bu	ffer	の制	御方	式		
a b e	SC 受信CSI invalid cell	0 0 0	1 0 0	2 0 1	3 0 0	4 0 1	5 0 0	6 0 0	7 0 0	
С	判定format	N	N	N	N	Р	N	N	N	
		(3)8cell Bufferの制御方式								


### 【図3】

## 本発明の第1の原理構成による制御方法(その2)


a b d e	SC 受信CSI dummy cell invalid cell 判定format	0 0 0 0	1 0 0 0	2 0 0 1	0	4 0 1 0	5 0 0 0	6 0 0	7 0 0 0		
C	TJÆ FOFMAL	N N N P N N N (4)8cell Bufferの制御方式									
a b	SC 受信CSI	.0 0	0	2 0	3 0	4 1	5 1	6 0	7 0		
С	判定format	N	N	N	N	P	N	N	N		
		(5)8cell Bufferの制御方式									
a	SC	0	1	2	3	4	5	6	7		
b	受信CSI	0	0	1	0	1	0	0	0		
С	判定format	N	N	N	N	P	N	N	N		
		(6)8cell Bufferの制御方式									
cì	SC	0	1	2	3	4	5	6	7		
	受信CSI	0	0	1	0	1	0	0	0		
е	invalid cell	0	0	1	0	0	0	0	0		
С	判定format	N	N	N	N	Р	N	N	N		
		(7)8cell Bufferの制御方式									

## 【図4】

### 本発明の第2の原理構成




【図5】 本発明の第2の原理構成による制御方法




【図6】

### 本発明の第3の原理構成




【図7】

# SNチェック部の実施例の構成(その1)




【図8】

# SNチェック部の実施例の構成(その2)




【図9】

### 8セルバッファの実施例の構成




【図10】

## 受信バッファの実施例の構成




【図11】

#### データ組立部の実施例の構成




【図12】

#### フレーム調整部の実施例の構成



【図13】

#### 帯域調整部の実施例の構成



【図14】


### 帯域調整部に設けられるテーブルの構成例

60000000000000000000000000000000000000	Θ	۵	0	<b>(P</b> )		0	۵		CSI関リと想定	強制的に帯域調整	Φ	<b>©</b>		0
判定処理	P formatのまま	P formatのまま	non-P formatに変更	P formatに変更	non-P formatのまま	P formatに変更	non-P formatのまま	non-P formatのまま	non-P formatic変更	P formatのまま	P formatのまま	non-P formatに変更	non-P formatのまま	non-P formatのまま
P format 挿入済み	d. c	d. 0	d. c	d.c	d. c	d. c	d. o	d. o	d.c	0	1	_		-
frame counter	d. c	1	0	1	0	-	0	d. o	d. o	d.c	d. c	0	0	0
invalid	0	-		0	0	_	-	0	0	d. c	0	-	0	1
ន	_	_	_	0	0	0	0	0	-	d. c	-	-	0	0
ಜ			•	0. Z.	-			1.3	5.7			9		

①正常なPointer と認識 ②CRC, BPを含む複数ビットエラーと想定 ③CSI, BPを含む複数ビットエラーと想定 ④グミーセルと想定

#### 【図15】

## AAL1セル転送方式の説明図




【図16】

### AAL1のセルフォーマット

Payload data	47Byte	Payload data	46Byte	·	-	Bt)		7 loyele)						•	転送するdataのframe(境界)までのByte数を表示	1
		offset - field	9		Convergence Sublayer Indication	P/non-P format識別(ČSI=1でP format)		0~7の数字をCyclicに扱示(SC=0~7で1cycle)		CSI, SC領域のerror check (CRC-3)		CSI, SC, CRC領域のEven Parity表示	•	offset fieldのEven Parity 表示	界) までの8	
	İ	<b>~</b>	<u>a</u>	9	<u>ا</u>	ઙૢ		表	hec	hecl		م م		Par	<b>新</b>	
<u>a</u>		٩	₽	5by1	laye	記	•	<u>=</u>	÷	_ 		Ž		Ven	rame	
98 28		8	ణ	: ATM Cellヘッダ 5byte	se Sub	ormat₩	Sount	².₹Cyc	Cyclic Redundancy Check	toerr		治域の	ty	IdDE	sta0f	
S		SS	ಕ	- - -	ergen	on−P f	Sequence Count	10数4	ic Re	SC金林	Parity	SC. CR	Even Parity	et fie	\$ 3d	転送data
ο ω –		0 v -	₽	ATM	် ပ	7	Sequ	·~0	S	<u>ડ</u>	Par	<u>ଥ</u>	Eve	offs	京が	T U
ATM header		ATM header	58yte	header	:		 SC		cRc :		٠.		 &		offset field:	Payload Data :
non-P format		P format														


【図17】

#### 構造化データを転送するためのセルの構成説明図



【図18】

### ALL1のセル受信時の状態遷移図




【図19】

### 各状態遷移時の動作

CRC-33


【図20】

### ロバストSNアルゴリズム



【図21】

## 従来のエラーセルの訂正方法



【書類名】

要約書

【要約】

【課題】本発明はAAL1フォーマットのセルによって分割して転送された連続データ列を受信して組立てる際の帯域制御方式に関し、AAL1セルのCSIビットを含んだSARヘッダに複数ビットのエラーの発生時や、ダミーセルの挿入時にも正しくPフォーマットを判定して組立を行ってフレーム内のデータにずれが生じることを防ぐことを目的とする。

【解決手段】受信セルを元にしたデータ組立部に、シーケンス番号フィールド(SN)のチェック部による正常性を確認した後にシーケンス番号(SC)が0~7の1サイクル分の8セルを格納して後段にセルを送出する8セルバッファを設け、8セルバッファに8セルが格納された時に8セルバッファ内にPフォーマットセルの数が1セルとなるよう制御する制御部を設けるよう構成する。

【選択図】 図1

#### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社